• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種可以低廉成本使類比輸入點數增加的類比輸入系統，該類比輸入系統係具備有：1個以上的類比從單元20a，分別具備有：A/D轉換裝置21a，連接在連接有CPU單元30的匯流排41，而將外部設備所輸出的類比值予以轉換成第1數位值；緩衝記憶體23a，係將向前述CPU單元30傳遞的第2數位值予以緩衝；及非揮發性的記憶裝置22a，係儲存自身單元20a的固有資訊；以及1個類比主單元10，具備有：計算部17，係連接於前述匯流排41，用以執行將前述第1數位值作為輸入，而執行根據儲存於前述記憶裝置22a的固有資訊的計算處理來計算出前述第2數位值；且對於各個類比從單元20a執行前述計算處理、及將前述計算所得出的第2數位值予以傳遞至前述緩衝記憶體23a的處理。
    公开号:TW201308912A
    申请号:TW100142491
    申请日:2011-11-21
    公开日:2013-02-16
    发明作者:Masaru Hoshikawa；Shigeaki Takase
    申请人:Mitsubishi Electric Corp；
    IPC主号:G05B19-00
    专利说明:
    類比輸入系統、類比輸出系統及類比輸入輸出系統
    本發明係關於一種裝設於可程式控制器(PLC)的類比輸入系統、類比輸出系統、及類比輸入輸出系統。
    在PLC中，有於基本單元(base unit)連接1個以上的功能單元而構成者。在功能單元中，準備有執行PLC全體之控制的CPU單元、在與被控制裝置之間進行輸入輸出的類比輸入輸出單元、及作為與其他PLC之間進行通信的網路(network)單元等，使用者(user)係可組合期望之功能單元來架構PLC。在基本單元中內建有匯流排(bus)，裝設於基本單元之複數個功能單元係可經由匯流排而互相地進行傳送接收資料(data)。
    類比輸入輸出單元，係採用CPU單元可讀出/寫入的共用記憶體來進行與CPU單元之間之資料的傳遞。另外，類比輸入輸出單元，係指類比輸入單元、與類比輸出單元的總稱，該類比輸入單元，係將從外部設備所輸入之類比值予以進行A/D轉換，來產生傳遞至CPU單元的數位值，且將產生的數位值予以寫入共用記憶體；而該類比輸出單元，係用以將CPU單元所產生，而寫入於共用記憶體之數位值予以進行D/A轉換，來產生輸出至外部設備的類比值。
    使用者藉由於基本單元裝設複數個類比輸入輸出單元，即可使類比輸入輸出點數增加(例如參照專利文獻1、專利文獻2)。 (先前技術文獻) (專利文獻)
    專利文獻1：日本特開2010-134830號公報。
    專利文獻2：日本特開2006-165737號公報。
    在此，類比輸入輸出單元所處理之數位值，並非為類比輸入單元所具備之A/D轉換裝置所輸出的值或者輸入至類比輸出單元所具備之D/A轉換裝置的值，而為藉由類比輸入單元、類比輸出單元之內部的計算部，進行了某種的數值轉換者。
    例如，供輸入熱電偶、鉑電阻溫度計等的溫度值的類比輸入單元，係根據於JIS等規格所規定的熱電動勢表或測溫電阻器電阻值表，將A/D轉換裝置的輸出值予以數值轉換成溫度值。
    此外，輸入電壓或電流的類比輸入單元，將0-10伏特(V)、1-5V、4-20毫安培(mA)等範圍的類比輸入予以轉換成數位值後，再將轉換後的數位值予以數值轉換為0-4000等之預定範圍的數位值。
    此外，類比輸入輸出單元具有的功能，並不僅進行數值轉換，亦進行依據被轉換的數位值使之在類比輸入輸出單元內進行平均處理、或使當數位值超過所設定之範圍時使輸出警報(alarm)等，必須在類比輸入輸出單元內實現的功能。
    因此，將複數個類比輸入輸出單元予以連接於基本單元而使類比輸入輸出點數增加時，因為會有必須使在全部連接的類比輸入輸出單元具有計算部，所以會有成為成本增加之主要原因的課題。
    本發明為有鑑於前述之問題點所完成者，目的在於可以低廉成本獲得使類比輸入點數或者類比輸出點數增加的類比輸入系統、類比輸出系統、及類比輸入輸出系統。
    為了解決前述的課題，並達成目的，本發明係具備有：1個以上的從輸入單元(slave input unit)，分別具備有：A/D轉換裝置，連接在連接有CPU單元的匯流排，並且連接於輸出類比值的外部設備，而將前述外部設備所輸出的類比值予以轉換成第1數位值；第1緩衝記憶體，係將向前述CPU單元傳遞的第2數位值予以緩衝(buffer)；及非揮發性的記憶裝置，係儲存自身單元的固有資訊；以及1個主單元，具備有：計算部，係連接於前述匯流排，並以前述A/D轉換裝置所輸出的第1數位值作為輸入，而執行根據儲存於前述記憶裝置的固有資訊的計算處理來計算出前述第2數位值；且對於各個前述從輸入單元執行藉由前述計算部進行的計算處理、及將藉由前述計算處理所計算出的第2數位值予以傳遞至前述第1緩衝記憶體的處理。
    根據本發明之類比輸入系統，由於可連接複數個發揮作為類比輸入單元功能的類比從單元，並且不必要在類比從單元具有計算部，所以形成如可以低廉成本使類比輸入點數增加。
    以下根據圖式詳細地說明本發明之類比輸入系統、類比輸出系統、及類比輸入輸出系統的實施形態。另外，本發明並不因該實施形態而受到限定。 (實施形態)
    第1圖係為顯示適用本發明實施形態之類比輸入系統、類比輸出系統、及類比輸入輸出系統之PLC的構成圖。
    如於第1圖所示，PLC1係具備有類比主單元10、複數個(在此為兩個)類比從單元20a、20b、CPU單元30、及基本單元40。另外，類比從單元20a係設為類比輸入單元；而類比從單元20b係設為類比輸出單元。亦即，類比主單元10及類比從單元20a係構成類比輸入系統。此外，類比主單元10及類比從單元20b係構成類比輸出系統。此外，類比主單元10、類比從單元20a、20b係構成類比輸入輸出系統。以下，會有將類比從單元20a、20b予以總稱為類比從單元20之情形。
    基本單元40係裝設有類比主單元10、類比從單元20a、20b、及CPU單元30。且具備有將裝設有諸該單元間予以電性連接的匯流排41。
    類比主單元10係具備有A/D轉換裝置11、非揮發性的記憶裝置12、記算部17、共用記憶體15、及匯流排控制部16，該A/D轉換裝置11係將從外部設備所輸入之類比值予以轉換成數位值，該共用記憶體15係主要用來作為供單元間的資料傳遞的緩衝器(buffer)，而該匯流排控制部16係控制經由共用記憶體15及匯流排41的資料傳遞。另外，類比主單元10，以具備複數個類比值的輸入端子之方式作成亦可。
    此外，類比從單元20a係具備有A/D轉換裝置21a、非揮發性的記憶裝置22a、共用記憶體25a、及匯流排控制部26a，該A/D轉換裝置21a係將從外部設備所輸入之類比值予以轉換成數位值，該共用記憶體25a係主要用來作為供單元間的資料傳遞的緩衝器，而該匯流排控制部26a係透過共用記憶體25a及匯流排41執行資料傳遞。另外，類比從單元20a，以複數具備類比值的輸入端子之方式亦可。
    此外，類比從單元20b係具備有D/A轉換裝置21b、非揮發性的記憶裝置22b、共用記憶體25b、及匯流排控制部26b，該D/A轉換裝置21b係將CPU單元30所產生之數位值予以轉換成輸出至外部設備的類比值，該共用記憶體25b係主要用來作為供單元間的資料傳遞的緩衝器，而該匯流排控制部26b係控制經由共用記憶體25b及匯流排41的資料傳遞。另外，類比從單元20b，以具備複數個類比值的輸出端子之方式作成亦可。
    在此，類比主單元10所具備之共用記憶體15，係確保有緩衝器記憶體13及單元間I/F區域14。緩衝器記憶體13係形成為CPU單元30能夠進行讀寫者，用來儲存從CPU單元30所傳送過來的資料及向CPU單元30傳送的資料。單元間I/F區域14係儲存從類比從單元20a、20b所傳送過來的資料及向類比從單元20a、20b傳送的資料。
    另一方面，類比從單元20a所具備之共用記憶體25a，亦確保有緩衝器記憶體23a及單元間I/F區域24a。緩衝器記憶體23a係形成為CPU單元30能夠進行讀寫者，用來進行緩衝從CPU單元30所傳送過來的資料及向CPU單元30傳送的資料。單元間I/F區域24a係形成為類比主單元10能夠讀寫者，用來儲存向類比主單元10傳送的資料及從類比主單元10所傳送過來的資料。此外，單元間I/F區域24a係供儲存記述有擷取從外部設備所輸入之類比值而轉換成數位值的週期的轉換週期設定值。
    此外，類比從單元20b所具備之共用記憶體25b，亦確保有緩衝器記憶體23b及單元間I/F區域24b。緩衝器記憶體23b係形成為CPU單元30能夠讀寫者，用來儲存從CPU單元30所傳送過來的資料及向CPU單元30傳送的資料。單元間I/F區域24b係形成為類比主單元10能夠讀寫者，用來儲存向類比主單元10傳送的資料及從類比主單元10所傳送過來的資料。此外，單元間I/F區域24b係供儲存記述有擷取從CPU單元30所傳過來之類比值而轉換成向外部設備進行輸出類比值的週期的轉換週期設定值。
    類比主單元10所具備之匯流排控制部16，係執行自身單元10所具備之單元間I/F區域14與類比從單元20a所具備之單元間I/F區域24a之間的資料傳遞、及自身單元10所具備之單元間I/F區域14與類比從單元20b所具備之單元間I/F區域24b之間的資料傳遞。具體而言，例如在執行從類比主單元10向類比從單元20a的資料傳遞時，匯流排控制部26a係在類比主單元10具有匯流排使用權時，將儲存於類比主單元10之單元間I/F區域14的資料予以讀出，並寫入類比從單元20a之單元間I/F區域24a。此外，在執行從類比從單元20a向類比主單元10的資料傳遞時，匯流排控制部16，在類比主單元10具有匯流排使用權時，將儲存於類比主單元20a之單元間I/F區域24a的資料予以讀出，而讀出至自身單元10之單元間I/F區域14。
    如此，匯流排控制部16係執行類比主單元10與類比從單元20之間的資料傳遞。另外，匯流排控制部16係將計算處理(後述之數值轉換處理及補正處理)前的數位值予以從類比從單元20傳遞至傳類比主單元10，且將完成計算處理的數位值予以從類比主單元10傳遞至類比從單元20。另外，關於根據匯流排控制部16之資料傳遞的資料傳遞源及資料傳遞目的地的指定，係設為由計算部17所指定者。
    此外，在類比從單元20a中，匯流排控制部26a係可執行記憶裝置22a與單元間I/F區域24a之間的資料傳遞。同樣地，在類比從單元20b中，匯流排控制部26b係可執行記憶裝置22b與單元間I/F區域24b之間的資料傳遞。關於根據匯流排控制部26a、26b之資料傳遞的資料傳遞源及資料傳遞目的地的指定，以從計算部17經由匯流排控制部16及匯流排41而所指定之方式亦可。
    類比主單元10所具備之計算部17係可對於類比從單元20a進行A/D轉換所得之數位值進行計算處理，來計算出向CPU單元30輸入的數位值。此外，計算部17係對於CPU單元30向類比從單元20b所輸出之數位值進行計算處理，來記算出當類比從裝置20b進行A/D轉換時能獲得輸出至外部設備之類比值的數位值。
    在此，對於數位值所執行之數值轉換處理的演算法(Algorithm)，係因類比輸入輸出單元的種別(單元種別)而相異。輸入熱電偶、鉑電阻溫度計等的溫度值之種別的類比輸入輸出單元，係根據於JIS等之規格所規定的熱電動勢表或測溫電阻器電阻值表，將A/D轉換後的數位值予以轉換成溫度值。此外，輸入有電壓或電流之種別的類比輸入輸出單元，係將0-10V、1-5V、4-20mA等的類比輸入予以轉換為0-4000等之預定範圍的數位值。另外，數值轉換處理的概念，係包含平均處理及當數位值超過預先所設定之範圍時輸出警報之處理。
    此外，一般而言，轉換裝置(A/D轉換裝置、D/A轉換裝置)係形成為在內部產生基準電壓(例如GND電壓及測量上限電壓)，然後在產生的基準電壓的類比信號與輸入輸出之類比值的比較之基礎上進行轉換。通常而言，因為產生的基準電壓包含誤差、或在構成轉換裝置的電路包含誤差，所以當直接採用基準電壓進行轉換時，會有獲得不到預期的轉換值之情形。
    因此，在本發明之實施形態中係設成：使單元種別及補正誤差時成為基準值等，在個個單元所固有的資訊分別預先保存在類比從單元20，而在類比主單元10中，計算部17係根據分別所保存的固有資訊來執行數值轉換處理與補正處理。
    第2圖係為說明在類比從單元20a所具備之記憶裝置22a的記憶體構造之圖。如圖所示，在記憶裝置22a中，預先儲存有記述單元種別的單元種別資訊221、第1數位基準值222、及第2數位基準值223。另外，單元種別資訊221只要為可藉由採用作為檢索索引(key)而檢索後述之數值轉換處理表121來選擇在類比從單位20所固有的數值轉換處理者，為任何的資訊均可，例如可採用型號作為單元種別資訊221。
    第1數位基準值222、第2數位基準值223，係設為A/D轉換裝置21將校正器所產生之GND電壓、測量上限電壓的各個類比信號予以轉換所獲得的數位值。計算部17係參照設定在類比從單元20a的單元種別資訊221選擇類比從單元20用的數值轉換處理，而計算出執行該選擇之數值轉換處理的數位值。而且，對於數值轉換處理後的數位值，採用數位基準值222、223進行補正處理。
    記憶裝置22b的記憶體構造，係為與記憶裝置同樣。但，第1數位基準值222、第2數位基準值223，係設為當D/A轉換裝置21b進行轉換時分別所得到的顯示GND電壓的類比值及顯示測量上限電壓的類比值之數位值。
    另外，基準電壓並不僅限定為GND電壓及測量上限電壓。藉由變更補正處理的演算法，即可將期望的電壓予以作為基準電壓。
    第3圖係為說明記憶裝置12的記憶體構造之圖。在記憶裝置12中預先儲存有依每個單元種別記述複數個數值轉換處理的數值轉換處理表121。數值轉換處理表121係藉由將單元種別資訊221作為檢索索引而檢索，即形成可取得對應的數值轉換處理。
    此外，類比主單元10，係保存管理連接於同一個匯流排41的類比從單元20a、20b的固有資訊(單元種別、第1數位基準值、第2數位基準值)的連接從單元表122。第4圖係為說明連接從單元表122的資料結構之圖。如圖所示，連接從單元表122係依每個類比從單元20，登錄有具備識別ID、單元種別、第1數位基準值、及第2數位基準值之項目所構成。識別ID，係為表示連接於匯流排41的哪一個連接槽(slot)的識別編號。
    構成連接從單元表122之個個的項目，例如，於啟動時等藉由計算部17所登錄。具體而言，計算部17係控制匯流排控制部16從記憶裝置22a、22b依序讀出各個的固有資訊至類比主單元10的單元間I/F區域14，而將讀出的固有資訊予以依序登錄至連接從單元表122。另外，於啟動時，匯流排控制部16自主地將固有資訊予以從各個的類比從單元20讀出，而將讀出之各個的固有資訊予以登錄至連接從單元表122亦可。
    另外，在此，雖然說明連接從單元表122為作為保存在單元間I/F區域14者作為一例，但連接從單元表122只要在類比主單元10內，以保存在任何記憶區域之方式亦可。
    CPU單元30係具備匯流排控制部32、及計算部31，該匯流排控制部32係讀出儲存在類比主單元10的緩衝記憶體13及類比從單元20a的緩衝記憶體23a的數位值，或對類比從單元20b的緩衝記憶體23b寫入數位值，而計算部31係將匯流排控制部32所讀出的數位值予以作為輸入，而進行根據使用者程式的計算，計算出使對類比從單元20b寫入的數位值。具體而言，計算部31係在每一回執行(掃描)預先內建的使用者程式進行數位值的輸入輸出。因此，緩衝記憶體13、23a上的數位值的讀出、及緩衝記憶體23b上的數位值的更新，係於每次使用者程式的掃描週期所執行。
    另外，轉換週期設定值，為與使用者程式的掃描週期相同亦可，為不同值亦可。
    接著，參照第5圖及第6圖來說明本發明之類比輸入輸出系統的動作。第5圖係為說明處理輸入信號時之類比輸入輸出系統的動作圖；第6圖係為說明處理輸出信號時之類比輸入輸出系統的動作圖。
    如圖所示，在PLC1的啟動時，首先，計算部17控制匯流排控制部16，讀出儲存於類比從單元20a的記憶裝置22a的固有資訊，將讀出的固有資訊予以登錄至置於單元間I/F區域14的連接從單元表122(步驟S1)。此外，計算部17控制匯流排控制部16，對類比從單元20a的單元間I/F區域24a儲存轉換週期設定值(步驟S2)。
    另外，步驟S1、步驟S2的動作，亦對類比從單元20b執行。
    在類比從單元20a中，A/D轉換裝置21a係進行A/D轉換，而將A/D轉換後的資料(數位值)予以儲存至單元間I/F區域24a(步驟S3)。另外，步驟S3的動作，係以記述在儲存於單元間I/F區域24a的轉換週期設定值的轉換週期執行，而置於單元間I/F區域24a的A/D轉換後的資料，於每次執行A/D轉換被更新。
    在類比主單元10中，記算部17係控制匯流排控制部16，將儲存在類比從單元20a的單元間I/F區域24a的A/D轉換後的資料予以讀出至類比主單元10的單元間I/F區域14(步驟S4)。
    然後，計算部17係對於在單元間I/F區域14所讀出之A/D轉換後的資料執行將登錄於連接從單元表122的類比從單元20a的單元種別資訊221作為檢索索引來檢索儲存於記憶裝置12的數值轉換處理表121，而藉由檢索所取得的數值控制處理、與採用登錄於連接從單元表122之類比從單元20a的第1數位基準值222及第2數位基準值223的補正處理(步驟S5)。然後，計算部17係控制匯流排控制部16，將執行數值轉換處理及補正處理所獲得的資料(數位值)予以儲存至類比從單元20a的單元間I/F區域24a(步驟S6)。
    在類比從單元20a中，匯流排控制部26a係將藉由步驟S6的處理而執行了儲存在單元間I/F區域24a的數值轉換處理及補正處理的資料予以傳遞至緩衝記憶體13a(步驟S7)。
    在CPU單元30中，匯流排控制部32係將儲存在類比從單元20a的緩衝記憶體23a的執行了數值轉換處理及補正處理的資料予以進行讀出(步驟S8)。
    匯流排控制部32所讀出的資料，被傳送至計算部31，而使用於使用者程式的計算。
    接著，匯流排控制部32係將計算部31藉由使用者程式的計算所計算出的數位值的資料，予以儲存至類比從單元20b的緩衝記憶體23b(步驟S9)。
    在類比從單元20b中，匯流排控制部26b係將藉由步驟S8的處理而儲存在緩衝記憶體23b的資料予以傳遞至單元間I/F區域24b(步驟S10)。
    在類比主單元10中，計算部17係控制匯流排控制部16，將藉由步驟S9的處理而儲存在單元間I/F區域24b的資料予以讀出至類比主單元10的單元間I/F區域14(步驟S11)。
    然後，記算部17係對於藉由步驟10的處理而讀出至單元間I/F區域14的資料執行採用登錄於連接從單元表122之類比從單元20b的第1數位基準值222及第2數位基準值223的補正處理、與將登錄於連接從單元表122的類比從單元20b的單元種別資訊221予以作為檢索索引來檢索數值轉換處理表121，而藉由檢索所取得的數值控制處理(步驟S12)。然後，計算部17係控制匯流排控制部16，將執行補正處理及數值轉換處理所獲得的資料(數位值)予以儲存至類比從單元20b的單元間I/F區域24b(步驟S13)。
    在類比從單元20b中，D/A轉換裝置21b係將藉由步驟S13的處理而儲存在單元間I/F區域24b的資料予以讀出，而將讀出的資料予以D/A轉換，且將所獲得的類比值予以輸出至外部設備(步驟S14)。
    另外，步驟S4至步驟S7的動作係例如以與記述在儲存於單元間I/F區域24a的轉換週期設定值的轉換週期相同的週期重複執行。此外，步驟S8至步驟S9的動作係以使用者程式的掃描週期重複執行。此外，步驟S1至步驟S13的動作係例如以與記述在儲存於單元間I/F區域24b的轉換週期設定值的轉換週期相同的週期重複執行。此外，步驟S14的動作係以記述在儲存於單元間I/F區域24a的轉換週期設定值的轉換週期重複執行。
    另外，在本發明的實施形態中，雖然說明類比輸入系統為具備有一個作為發揮作為類比輸入單元功能的類比從單元20a，但類比輸入系統即使在具備有複數個發揮作為類比輸入單元功能的類比從單元時，類比主單元10當然亦可藉由在前述實施形態所說明的構成，而對於各個的類比從單元執行對數位值的計算處理。同樣地，類比輸出系統即使在具備有複數個發揮作為類比輸出單元功能的類比從單元時，類比主單元10，可對於各個類比從單元執行對數位值的計算處理。同樣地，類比輸入輸出系統，即使在具備有複數個發揮作為類比輸入單元功能的類比從單元或者發揮作為類比輸出單元功能的類比從單元時，類比主單元10，亦可對於各個類比從單元執行對數位值的計算處理。
    接著，針對與本發明之實施形態作比較的技術(以下，為比較例之技術)進行說明。第7圖，係為說明比較例的技術之圖。另外，以下，對與本發明之實施形態相同的構成要素，標示相同的符號，且省略重複的說明。
    如第7圖所示，根據比較例的技術，PLC2係具備有：CPU單元30、基本單元40、以及由類比主單元60、類比多工單元70a、及類比多工單元70b所構成的類比輸入輸出系統。基本單元40係為具備有匯流排41；匯流排41係電性連接CPU單元30與類比主單元60。CPU單元30係具備有計算部31及匯流排控制部32。
    類比主單元60係具備有：A/D轉換裝置61、計算部63、及匯流排控制部64，該A/D轉換裝置61係將類比值予以轉換成數位值，而該計算部63係具備有時序產生部62。此外，類比多工單元70a係具備有類比多工通道切換71a、及類比信號轉換電路72a。同樣地，類比多工單元70b具備有類比多工通道切換71b、及類比信號轉換電路72b。
    類比多工單元70a、70b，分別具備有複數個通道的輸入端子。在各個的輸入端子輸入有由規格所規定之範圍的類比值。在類比主單元60中，時序產生部62係產生從類比多工單元70a、70b所具備之全部的輸入端子之中選擇一個端子的切換選擇信號的時序。計算部63係以時序產生部62產生的時序進行切換，俾使能藉由選擇信號均等地選擇全部的輸入端子。在類比多工單元70a中，類比多工通道切換71a係從選擇信號所指定的輸入端子擷取類比值，且將擷取的類比值輸入至類比信號轉換電路72a。類比信號轉換電路72a係將被輸入的類比值予以轉換成能夠使類比主單元60進行A/D轉換之範圍的類比值，且將轉換後的類比值予以輸入至類比主單元60的A/D轉換裝置61。
    同樣地，在類比多工單元70b中，類比多工通道切換71b係從選擇信號所指定的輸入端子擷取類比值，且將擷取的類比值輸入至類比信號轉換電路72b。類比信號轉換電路72b係將被輸入的類比值予以轉換成能夠使類比主單元60進行A/D轉換之範圍的類比值，且將轉換後的類比值予以輸入至類比主單元60的A/D轉換裝置61。
    A/D轉換裝置61係將被輸入的類比值予以轉換成數位值，且將轉換後的數位值予以輸入至計算部63。計算部63係對被輸入的數位值執行數值轉換處理，且將數值轉換處理後的數位值予以輸入至匯流排控制部64。CPU單元30的匯流排控制部32係讀出輸入至匯流排控制部64的數位值。
    在此，根據比較例的技術，從外部設備所輸入的類比值的擷取週期，會有因輸入點數的增加而導致擷取週期變長的問題點。此外，類比多工單元70a、70b，因為向類比主單元60輸入類比值，所以在類比值之信號的上升/下降需要時間，導致選擇信號的切換間隔變長，結果，會有導致類比值的擷取週期更加地變長的問題。相對於此，根據本發明的實施形態，由於單元間進行傳遞的是數位值的資料，所以信號的上升/下降時間較短於比較例的技術。此外，由於在每個類比從單元20所設定的轉換週期可執行類比值的擷取及類比值的輸出，所以類比值的擷取週期及類比值的輸出週期不受類比輸入輸出點數的影響。
    此外，根據比較例的技術，類比多工單元70a、70b係為以類比電路所構成，在與類比主單元60之間的傳送接收類比信號。一般而言，在類比電路中，因為電阻及/或運算放大器(operational amplifier)等的部件的差異，會影響A/D轉換值、D/A轉換值，所以會有必須將因前述影響造成的誤差予以進行補正。因此，在類比多工單元70a、70b中，會有必須將包含在對類比主單元60傳送的類比值的誤差予以進行修正。因此，根據比較例的技術，使用者，在建構PLC2時，會有必須將每個輸入端子的誤差予以進行補正，而會有大增使用者的負荷的問題。另外，就類比值之誤差的補正方法而言，一般為採用可變電阻調整輸入輸出之類比值的大小的方法。相對於此，根據本發明的實施行態，因為設成於各個的類比從單元20已預先設定補正用的數位值的基準值，並對於數位值進行補正，所以使用者就不必要進行用以補正誤差的調整。
    此外，根據比較例的技術，類比多工單元70a、70b因為形成為輸出類比值，所以不具有通知單元的固有資訊的手段。因此，使用者會有對每個類比多工單元70a、70b的單元種別，必須預備對應之類比主單元60的問題。相對於此，根據本發明的實施形態，在類比主單元10與類比從單元20之間設成以數位值進行傳送接收之方式，即可從類比從單元20向類比主單元10傳遞作為固有資訊的單元種別資訊221，類比主單元10由於可根據所接收的單元種別資訊221從複數個數值轉換處理之中選擇對象之種別的數值轉換處理，所以對於複數個單元種別的類比從單元20只要預備1個類比主單元10即可。
    此外，根據比較例的技術，對應輸入於類比多工單元70a、70b的各個類比值之數位值係分別被儲存在匯流排控制部64所具備共用記憶體的預先分配給各輸入端子的位址。因此，使用者會有必須確認在類比主單元60的共用記憶體之哪一處分配有多工單元70a、70b而製作使用者程式的問題。相對於此，根據本發明的實施形態，由於類比從單元20分別具備有能夠從CPU單元30進行讀寫的緩衝記憶體(緩衝記憶體23a、緩衝記憶體23b)，且設成分別採用各該緩衝記憶體，來執行與CPU單元30之間的資料的傳遞，所以形成不必對類比主單元10所具備的緩衝記憶體13分配每個類比從單元20的區域。
    如以上之說明，根據本發明的實施形態，由於構成為：類比從單元20a具備有A/D轉換裝置21a、非揮發性的記憶裝置22a、及緩衝記憶體23a，該A/D轉換裝置21a係將從外部設備所輸入的類比值予以進行A/D轉換，該非揮發性的記憶裝置22a係預先記憶自身單元20a的固有資訊(單元種別資訊221、第1數位基準值222、第2數位基準值223)，而該緩衝記憶體23a係用以在與CPU單元30之間進行資料傳遞、且類比主單元10具備計算部17，該計算部17係將A/D轉換裝置21a所輸出的數位值予以作為輸入而執行根據固有資訊的計算處理(數值轉換處理及補正處理)，且將計算處理後的數位值予以傳遞至緩衝記憶體23a，所以可複數連接發揮作為類比輸入單元功能的類比從單元，並且不必要在類比從單元具有計算部，所以形成可以低廉成本使類比輸入點數增加。
    此外，由於構成為：類比從單元20b具備有D/A轉換裝置21b、非揮發性的記憶裝置22b、及緩衝記憶體23b，該D/A轉換裝置21b係藉由D/A轉換求得輸出至外部設備的類比值，該非揮發性的記憶裝置22b係預先記憶自身單元20b的固有資訊(單元種別資訊221、第1數位基準值222、第2數位基準值223)，而該緩衝記憶體23b係用以在與CPU單元30之間進行資料傳遞、且類比主單元10具備計算部17，該計算部17係將從CPU單元30寫入至緩衝記憶體23b的數位值予以作為輸入，而執行根據固有資訊的計算處理(數值轉換處理及補正處理)，來計算出輸入至D/A轉換裝置216的數位值，且將計算處理後的數位值予以傳遞至類比從單元20b；且由於可複數連接發揮作為類比輸出單元功能的類比從單元，並且不必要在類比從單元具有計算部，所以形成如可以低廉成本使類比輸出點數增加。
    此外，由於記算部17係對於類比從單元20a，將A/D轉換裝置21a所輸出的數位值予以作為輸入，而執行根據類比從單元20a的固有資訊的計算處理；且對於類比從單元20b係將從CPU單元30寫入至緩衝記憶體23b的數位值予以作為輸入，而執行根據類比從單元20b的固有資訊的計算處理；所以可複數連接發揮作為類比輸入單元功能的類比從單元或者發揮作為類比輸出單元功能的類比從單元，並且不必要在類比從單元具有計算部，所以達成可以低廉成本使類比輸入輸出點數增加。 (產業上之可利用性)
    如以上，本發明之類比輸入系統、類比輸出系統、及類比輸入輸出系統，係極適合用於裝設在PLC的類比輸入系統、類比輸出系統、及類比輸入輸出系統。
    1、2．．．PLC
    10、60．．．類比主單元
    11、21a、61．．．A/D轉換裝置
    12、22a、22b．．．記憶裝置
    13、23a、23b．．．緩衝記憶體
    14、24a、24b．．．單元間I/F區域
    15、25a、25b．．．共用記憶體
    16、26a、26b、32、64．．．匯流排控制部
    17、31、63．．．計算部
    20a、20b．．．類比從單元
    21b．．．D/A轉換裝置
    30．．．CPU單元
    40．．．基本單元
    41．．．匯流排
    62．．．時序產生部
    70a、70b．．．類比多工單元
    71a、71b．．．類比多工通道切換
    72a、72b．．．類比信號轉換電路
    121．．．數值轉換處理表
    122．．．連接從單元表
    221．．．單元種別資訊
    222．．．第1數位基準值
    223．．．第2數位基準值
    第1圖係為顯示適用本發明之實施形態的類比輸入系統、類比輸出系統、及類比輸入輸出系統之PLC的構成圖。
    第2圖係為說明在類比從單元所具備之記憶裝置的記憶體構造圖。
    第3圖係為說明在類比主單元所具備之記憶裝置的記憶體構造圖。
    第4圖係為說明連接從單元表的資料結構圖。
    第5圖係為說明處理輸入信號時之類比輸入輸出系統的動作圖。
    第6圖係為說明處理輸出信號時之類比輸入輸出系統的動作圖。
    第7圖係為說明比較例的技術圖。
    1．．．PLC
    10．．．類比主單元
    11、21a．．．A/D轉換裝置
    12、22a、22b．．．記憶裝置
    13、23a、23b．．．緩衝記憶體
    14、24a、24b．．．單元間I/F區域
    15、25a、25b．．．共用記憶體
    16、26a、26b、32．．．匯流排控制部
    17、31．．．計算部
    20a、20b．．．類比從單元
    21b．．．D/A轉換裝置
    30．．．CPU單元
    40．．．基本單元
    41．．．匯流排
    权利要求:
    Claims (9)
    [1] 一種類比輸入系統，具備有：1個以上的從輸入單元，分別具備有：A/D轉換裝置，連接在連接有CPU單元的匯流排，並且連接於輸出類比值的外部設備，而將前述外部設備所輸出的類比值予以轉換成第1數位值；第1緩衝記憶體，係將向前述CPU單元傳遞的第2數位值予以緩衝；及非揮發性的記憶裝置，係儲存自身單元的固有資訊；以及，1個主單元，具備有：計算部，係連接於前述匯流排，用以將前述A/D轉換裝置所輸出的第1數位值作為輸入，而執行根據儲存於前述記憶裝置的固有資訊的計算處理來計算出前述第2數位值；且對於各個前述從輸入單元執行藉由前述計算部進行的計算處理、及將藉由前述計算處理所計算出的第2數位值予以傳遞至前述第1緩衝記憶體的處理。
    [2] 如申請專利範圍第1項所述之類比輸入系統，其中，前述計算處理係包含有依每個從輸入單元預先設定的數值轉換處理；前述固有資訊係為識別設定在自身從輸入單元之數值轉換處理的識別資訊。
    [3] 如申請專利範圍第1項所述之類比輸入系統，其中，前述計算處理係包含有每個從輸入單元的補正處理；前述固有資訊係為自身從輸入單元所具備的A/D轉換裝置轉換校正器所輸出的類比基準值所獲得之預先求得的數位基準值；前述計算部係採用前述數位基準值來執行補正處理。
    [4] 如申請專利範圍第1項所述之類比輸入系統，其中，前述1個以上的從輸入單元係分別具備有前述主單元能夠經由前述匯流排進行讀寫第2緩衝記憶體；前述主單元係經由前述第2緩衝記憶體執行前述A/D轉換裝置所輸出之第1數位值以及前述記憶裝置所記憶之固有資訊的取得、與傳遞前述第2數位值的處理。
    [5] 一種類比輸出系統，具備有：1個以上的從輸出單元，分別具備有：D/A轉換裝置，連接在連接有CPU單元的匯流排，並且連接於接受類比值之輸入的外部設備，而將第1數位值予以轉換成輸出至前述外部設備的類比值；第1緩衝記憶體，係將從前述CPU單元傳遞過來的第2數位值予以緩衝；及非揮發性的記憶裝置，係儲存自身單元的固有資訊；以及，1個主單元，具備有：計算部，係連接於前述匯流排，用以將緩衝在前述第1緩衝記憶體的第2數位值作為輸入，而執行根據儲存於前述記憶裝置的固有資訊的計算處理來計算出前述第1數位值；且對於各個從輸出單元執行藉由前述計算部進行的計算處理、及將藉由前述計算處理所計算出的第1數位值予以傳遞至從輸出單元的處理。
    [6] 如申請專利範圍第5項所述之類比輸出系統，其中，前述計算處理係包含有依每個從輸出單元預先規定的數值轉換處理；前述固有資訊係為識別預先規定在自身從輸出單元之數值轉換處理的識別資訊。
    [7] 如申請專利範圍第5項所述之類比輸出系統，其中，前述計算處理係包含有每個從輸出單元的補正處理；前述固有資訊係當自身從輸出單元所具備的D/A轉換裝置進行轉換時即可獲得預定之類比基準值之預先求得的數位基準值；前述計算部係採用前述數位基準值來執行補正處理。
    [8] 如申請專利範圍第5項所述之類比輸出系統，其中，前述1個以上的從輸出單元係分別具備有前述主單元能夠經由前述匯流排進行讀寫之第2緩衝記憶體；前述主單元係經由前述第2緩衝記憶體執行前述CPU單元緩衝在前述第1緩衝記憶體之第2數位值以及前述記憶裝置所記憶之固有資訊的取得、與傳遞前述第1數位值的處理。
    [9] 一種類比輸入輸出系統，具備有：1個以上的從輸入單元，分別具備有：A/D轉換裝置，連接在連接有CPU單元的匯流排，並且連接於輸出類比值的第1外部設備，而將前述第1外部設備所輸出的類比值予以轉換成第1數位值；第1緩衝記憶體，係將向前述CPU單元傳遞的第2數位值予以緩衝；及非揮發性的記憶裝置，係儲存自身單元的固有資訊；1個以上的從輸出單元，分別具備有：D/A轉換裝置，連接在前述匯流排，並且連接於接受類比值之輸入的第2外部設備，而將第3數位值予以轉換成輸出至前述第2外部設備的類比值；第2緩衝記憶體，係將從前述CPU單元傳遞過來的第4數位值予以緩衝；及非揮發性的記憶裝置，係儲存自身單元的固有資訊；以及，1個主單元，具備有：計算部，係連接於前述匯流排，對於前述從輸入單元將前述A/D轉換裝置所輸出的第1數位值作為輸入而執行根據儲存於前述記憶裝置的固有資訊的第1計算處理來計算出前述第2數位值；而對於前述從輸出單元將緩衝在前述第2緩衝記憶體的第4數位值作為輸入而執行根據儲存於前述記憶裝置的固有資訊的第2計算處理來計算出前述第3數位值；且對於各個前述從輸入單元執行藉由前述計算部進行的第1計算處理、及將藉由前述第1計算處理所計算出的第2數位值予以傳遞至前述第1緩衝記憶體的處理；而對於各個從輸出單元執行藉由前述計算部進行的第2計算處理、及將藉由前述第2計算處理所計算出的第3數位值予以傳遞至從輸出單元的處理。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI460999B|2014-11-11|類比輸入系統、類比輸出系統及類比輸入輸出系統
    JP5821972B2|2015-11-24|物理量センサ装置の出力値補正方法、物理量センサの出力値補正方法、物理量センサ装置および物理量センサの出力値補正装置
    JP2012220437A|2012-11-12|半導体装置、及びデータ生成方法
    CN107111523A|2017-08-29|命令执行控制系统和命令执行控制方法
    US9729161B2|2017-08-08|Analog converter and programmable logic controller system
    KR101556695B1|2015-10-13|멀티 어레이 적외선 센서를 이용한 고압배전반, 저압배전반, 분전반, 모터제어반의 기기별 열화 감지 시스템
    WO2016024483A1|2016-02-18|アナログ／ディジタル変換回路
    Belozubov et al.2018|Metrological Self-Checking of Smart Sensors of Measurement and Control Systems
    US20110257917A1|2011-10-20|Voltage management methods and systems for performing analog-to-digital conversions
    EP3702852A1|2020-09-02|Control device, control method for control device, information processing program, and recording medium
    JPWO2019207791A1|2020-05-07|プログラマブル表示システム及びプログラマブル表示器
    US20200096371A1|2020-03-26|Automatic calibration of a measuring circuit
    JP2019200744A|2019-11-21|制御装置及びデータ記録方法
    US20130018601A1|2013-01-17|Sensing circuit
    JP6359915B2|2018-07-18|半導体装置、電池監視システム、及び半導体装置のアドレス設定方法
    JP6865911B1|2021-04-28|アナログデジタル変換装置およびアナログデジタル変換装置の制御プログラム
    KR20100110215A|2010-10-12|다수의 센서 칩에 동시에 저장하는 방법, 시스템 및 센서 회로
    JP6516880B2|2019-05-22|測定装置
    JP4278097B2|2009-06-10|温度補償装置
    JP6536250B2|2019-07-03|電子制御装置
    JP2019040550A|2019-03-14|制御プログラム変換装置および方法
    JP2019016075A|2019-01-31|プラント制御装置
    JP4774079B2|2011-09-14|Ａ／ｄ変換装置
    US20190242788A1|2019-08-08|Data processing method, data processing device, and computer-readable recording medium having recorded thereon data processing program
    JP2020046746A|2020-03-26|フィールド機器情報表示システム及びフィールド機器
    同族专利:
    公开号 | 公开日
    KR20130050271A|2013-05-15|
    US8564466B2|2013-10-22|
    JP4902824B1|2012-03-21|
    TWI460999B|2014-11-11|
    CN103039007B|2016-01-06|
    DE112011105487T5|2014-05-15|
    JPWO2013018190A1|2015-03-02|
    WO2013018190A1|2013-02-07|
    CN103039007A|2013-04-10|
    US20130033390A1|2013-02-07|
    KR101336373B1|2013-12-04|
    DE112011105487B4|2020-01-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI595336B|2015-04-20|2017-08-11|三菱電機股份有限公司|可程式邏輯控制器系統及演算單元|JPH07146756A|1993-11-22|1995-06-06|Meidensha Corp|アナログ−デジタル変換器およびそのオートチューン装置|
    US5822777A|1996-08-23|1998-10-13|Emc Corporation|Dual bus data storage system having an addressable memory with timer controller fault detection of data transfer between the memory and the buses|
    US6347365B1|1996-08-23|2002-02-12|Emc Corporation|Data storage system having a[n] memory responsive to clock pulses produced on a bus and clock pulses produced by an internal clock|
    US5850528A|1996-08-23|1998-12-15|Emc Corporation|Bus timing protocol for a data storage system|
    BR9806751A|1997-01-15|2001-09-18|Mackie Designs Inc|Arquitetura para a mixagem de sinal digital|
    JP3363063B2|1997-05-06|2003-01-07|株式会社日立製作所|プラント制御システム及びプロセスコントローラ|
    JP4338354B2|2001-05-21|2009-10-07|オムロン株式会社|スレーブ|
    JP4063529B2|2001-11-28|2008-03-19|Ｎｅｃエレクトロニクス株式会社|バスシステムおよびリトライ方法|
    US20050216101A1|2004-03-15|2005-09-29|Omron Corporation|Analog input slave and monitoring system|
    JP3812746B2|2004-03-15|2006-08-23|オムロン株式会社|アナログ入力スレーブおよび監視システム|
    JP2006165737A|2004-12-03|2006-06-22|Keyence Corp|アナログ信号処理装置|
    US7911440B2|2006-04-13|2011-03-22|Lg Display Co., Ltd.|Apparatus and method for driving backlight of liquid crystal display apparatus|
    KR101202578B1|2006-04-13|2012-11-19|엘지디스플레이 주식회사|액정표시소자의 백라이트 구동 장치 및 방법|
    US7728753B2|2008-10-13|2010-06-01|National Semiconductor Corporation|Continuous synchronization for multiple ADCs|
    JP2010134830A|2008-12-08|2010-06-17|Omron Corp|プログラマブルコントローラ、ｃｐｕユニット、アナログ入力ユニットおよびアナログ出力ユニット|KR101874762B1|2014-12-05|2018-07-04|미쓰비시덴키 가부시키가이샤|기입 허가 회로, 액세스 전환 회로 및 아날로그 디지털 변환 유닛|
    KR102156224B1|2015-06-02|2020-09-17|엘에스일렉트릭|아날로그 출력 모듈의 출력 조절 장치|
    KR20170114643A|2016-04-05|2017-10-16|엘에스산전 주식회사|Plc용 통신 시스템|
    法律状态:
    2019-08-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    PCT/JP2011/067620|WO2013018190A1|2011-08-01|2011-08-01|アナログ入力システム、アナログ出力システム、およびアナログ入出力システム|
    [返回顶部]